资源&服务 |科技服务云超市 |
|
 |
首页 > 资源&服务 > 找技术 >详情 |
-
中文
/ -
ENG
/ -
PYC
/
中文
/ENG
/PYC
混合忆阻晶体管技术用于减少芯片操作中的漏电。本发明描述了一种3D CBRAM忆阻器，其与CMOS晶体管结合以构建基本逻辑电路元件（NOT、NAND、NOR等）。忆阻器连接到晶体管的源极/漏极，并在高电阻状态和低电阻状态之间提供陡峭的过渡。这种电压控制阈值开关是无滞后的，因此，无论之前的电压值如何，都具有一致的输入-输出电压关系。通过减小开关矩阵的面积来最小化漏电流。此外，引入了一个带有3D尖端的电极（见上图中的Ag层），将漏电流限制在3D尖端的顶点。使用建议的混合电路方法，发现工作频率高达100kHz时功率显著降低。预计1 kHz运行时功率将降低80%左右。这使得该方法非常适合低功耗和低频应用。
中文
/ENG
/PYC
商务合作
